Übung Halbleitertechnik II - CMOS Technik (HL II) WS2024/2025 /KursID:4043
- Letzter Beitrag vom 2024-10-28

Lehrende(r)

Dr. Tobias Dirnecker

Einrichtung

Lehrstuhl für Elektronische Bauelemente

Aufzeichnungsart

Übung / Tafelübung

Sprache

Deutsch

Kapitel 1 - Dioden III - Schottky Kontakte
Kapitel 2 - Dioden IV - MIS Dioden (MIS Varaktoren)
Kapitel 3 - Transistoren II - Langkanal MISFET
Kapitel 4 - Skalierung I - (C)MOS Technology I - Inverter und Skalierungsregeln
Kapitel 5 - Skalierung II - (C)MOS technology II - Skalierung des Langkanal MISFETs
Kapitel 6 - Skalierung III - (C)MOS technology III - Isolation zwischen Transistoren
Kapitel 7 - Skalierung IV - (C)MOS technology IV - Metallisierung
Kapitel 8 - Transistoren III - Speicher - DRAM & SRAM Technology

Zugehörige Einzelbeiträge

Folge
Titel
Lehrende(r)
Aktualisiert
Zugang
Dauer
Medien
1
Übung Halbleitertechnik II - CMOS Technik (HL II) WS2024/2025
Dr. Tobias Dirnecker
2024-10-28
IdM-Anmeldung
01:29:23

Mehr Kurse von Dr. Tobias Dirnecker

Schloss1
Dr. Tobias Dirnecker
Übung
2024-02-05
IdM-Anmeldung
Schloss1
Dr. Tobias Dirnecker
Vorlesung
2020-08-06
Studon
Schloss1
Dr. Tobias Dirnecker
Vorlesung
2020-12-09
Passwort
Schloss1
Dr. Tobias Dirnecker
Vorlesung
2021-03-26
Studon
Schloss1
Dr. Tobias Dirnecker
Vorlesung
2021-04-28
Studon